“高能”处理器路在何方？CPU功耗原理揭密 -pc6资讯

您的位置：首页 → 精文荟萃 → 硬件报道 → “高能”处理器路在何方？CPU功耗原理揭密

“高能”处理器路在何方？CPU功耗原理揭密 时间：2004/10/8 14:01:00来源：本站整理作者：蓝点我要评论(0)

CPU是计算机最基本、最重要的核心部件之一，从前是，将来还是。CPU的发展历史很长，这里只简单说一下近两年的事情。早在Pentium Ⅲ和Athlon的时代，Intel和AMD两大巨头之间处理器频率的竞争就已经如火如荼。2000年11月20日，基于NetBurst架构的Pentium 4的推出，揭开了处理器主频飞速提升的时代的序幕。从那以后，2GHz、3GHz，曾经被认为是不可能到达的极限在短短3年的时间里一一突破。2004年6月21日，伴随全新的i915/925 Express系列芯片组的发布，Pentium 4处理器的主频迎来了又一座里程碑——3.6GHz。

欢呼过后我们发现，在处理器主频越来越高的同时，频率提升的“加速度”却有逐渐放缓的趋势。以Intel为例，从2001年8月27日推出P4 2.0GHz到2002年11月14日P4 3.06GHz的推出，1GHz频率的跨越只用了不到15个月的时间。如此迅猛的发展速度让很多人为之欢欣鼓舞，并且期待着更大的突破在更短的时间内到来。但随后，2003年6月23日Intel发布了3.2GHz的Pentium 4（仍然基于Northwood内核），在随后半年多的时间里，这个频率成为桌面处理器的极限——也就是说，从2002年11月14日到2003年6月23日，7个月的时间里，P4处理器的主频只提升了133MHz；而从3.2GHz到今天的3.6GHz，400MHz频率的提升也耗费了整整一年的时间！

那么，究竟是什么阻碍了CPU频率提升的步伐，让曾经飙升的数字在将近两年的时间里步履维艰呢？

是CPU的功耗。

事实上，现在的CPU频率并非无法继续提升。在用干冰、液氮等非常手段吸收掉CPU高速运行产生的巨大热量的情况下，P4E的频率已经可以稳定在5.5GHz，而以前Pentium Ⅲ时代，同样条件下的频率只能达到2GHz左右，这足以证明现有CPU架构和制造工艺还存在巨大的频率提升潜力。

在80486之前的计算机上，处理器只需要一个简单的铝制散热片就足以确保正常运行，而现在的电脑即使安装了巨大的纯铜散热片也还需要高转速大风量的风扇把热量带走。功耗问题是经过很长时间才完全暴露在人们面前的，CPU散热器的发展极大程度地延缓了这个问题的凸现——散热器的散热方式由被动变为主动、散热器体积和重量的增大、风扇转速的提高和叶片形状的改变、嵌铜甚至纯铜风扇的应用、热管和液冷的出现等等等等……直到最近，当主流CPU频率不断提高、散热器的发展大大受到限制的时候，功耗和散热问题才真正成为人们关注的焦点，而不再只是作为用来煎鸡蛋的笑料了。

纯铜、热管、水冷散热器

在电费不断上涨的今天，高功耗所造成的额外经济负担对于个人用户来说还不是首要问题。随着CPU主频的提升，抱怨CPU风扇噪音的人越来越多，而水冷因为其相对较差的易用性和安全性又不被大多数人接纳。人们开始由单纯对性能的追求转为对性能、安全、环保和空间等综合效益的追求。另外，CPU功耗的增加也导致了系统对电源、风扇、主板等要求的提高从而增加了成本并且损害用户已有系统的升级性。在普通散热器逐渐无法负担CPU发热的情况下，厂商只得放缓CPU频率提升的速度来适应市场的选择。

● 决定功耗的主要因素

1999年的PⅢ处理器采用了0.25μm的制造工艺，而2000年11月诞生的Pentium 4在经历了0.18μm、0.13μm工艺之后，现在Intel已经推出了0.09μm工艺的P4E系列。在以前，每一次的工艺进步带来的是CPU核心面积的减小、频率的提升和功耗的降低。而在0.13μm以后，情况却有所不同。众所周知，0.09μm工艺的P4E在频率并未大幅提升的情况下功耗剧增。以至于传统的封装方式已经无法满足降低现有处理器功耗的需求。

那么，是什么原因导致了新工艺CPU功耗不降反增呢？

首先，CPU内部集成的晶体管数量的快速增加，基本上验证了摩尔定律所说的18个月晶体管数量翻一番的速度。工作的晶体管数量越多，消耗的能量就越多，所以晶体管数量的增加是导致能耗增长的一个重要因素。Intel新推的P4E功耗大增的一个非常重要的原因就是晶体管数目的增加——Prescott内核的晶体管数多达1.25亿，其中包括1MB容量的缓存，这是之前Northwood内核P4处理器中晶体管数的两倍还多。由于新架构的P4E为了提升频率而进一步增加管线级数，这首先就导致了流水线部分晶体管数量的增加；同时，为了保证流水线的数据供应而不得不采用大容量的缓存结构，因此导致晶体管数目大幅度增加。Prescott内核的晶体管数量达到1.25亿，而Northwood内核的晶体管数量仅有5500万，如此巨大的差异，功耗暴增也在情理之中。

其次，现在所有CPU的硅片都是由CMOS（Complements Metal Oxide Semiconductor，互补型金属氧化物半导体）工艺制成。COMS芯片的开关工作机制决定了能耗的增长方式。COMS芯片主要的能耗分为静态功耗和动态功耗。

通常情况下，对于CMOS电路，静态功耗与动态功耗相比可以忽略不计，动态功耗基本上决定了总功耗。但是对于0.13μm以下的工艺，栅介质非常薄（不到2纳米，相当于 0.002μm），很容易产生较高的漏电流。目前的估测显示0.13μm技术条件下，根据设计的不同，静态漏耗(leakage)可达总功耗的12％到25％不等。相对而言，0.25μm条件下的漏耗不到总功耗的1％，0.18μm下漏耗也只有3％到5％。而对于0.09μm以下的工艺，静态功耗将呈指数倍增长。

静态功耗也由三部分组成：A、CMOS管亚阈值电压漏电流所需功耗；B、CMOS管栅级漏电流所需功耗；C、CMOS管衬底漏电流（BTBT）所需功耗。